PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-288455

(43) Date of publication of application: 18.12.1986

(51)Int.CI.

H01L 25/04 H01L 27/00

(21)Application number: 60-131009

(71)Applicant: FUJITSU LTD

(22)Date of filing:

17.06.1985


(72)Inventor: KATO TAKASHI

(54) MANUFACTURE OF MULTILAYER SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To contrive the improvement in heat dissipating efficiency by inserting heat dissipation panels among the chips to enhance a heat dissipating area and projecting the end part of the heat dissipation panel to enhance the heat dissipating area, and further by attaching a heat sink on the side plane of a lamination chip type multilayer semiconductor device.

chip type multilayer semiconductor device.
CONSTITUTION: Elements 2 are formed on one side of a semiconductor wafers 1 and another side of this semiconductor wafer 1 is polished to reduce the thickness. Two of such wafers and a metallic plate 3 composing a dissipation panel are bonded mutually by use of a silver paste or the like, thereby forming a set 4 of the semiconductor wafers 1. Then, plural sets of such semiconductor wafer 1 set 4 are bonded to form a wafer laminated body 6 comprising the multilayer semiconductor device sets. This wafer laminated body 6 is sliced by each set of multilayer semiconductor device so as to form a multilayer semiconductor device chip 7.



If the semiconductor layer 1 and an insulating layer 5 are removed to project the end part 31 of the metallic plate 3, a heat dissipating area is enhance. Also, if a large heat sink 12 is prepared to be fixed to one of the side planes of the above-mentioned semiconductor device, the heat dissipating effect is further improved.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

② 類似技術

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-288455

@Int_Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)12月18日

H 01 L 25/04 27/00 7638-5F 8122-5F

審査請求 有 発明の数 1 (全6頁)

の発明の名称 多層半導体装置の製造方法

②特 顧 昭60-131009

谷出 願 昭60(1985)6月17日

の発明者 加藤

川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地 富士通株式会社内

⑩出 願 人 富士通株式会社

郊代 理 人 弁理士 松岡 宏四郎

明 組織 曹

1. 発明の名称

多層半導体装置の製造方法

2. 特許請求の範囲

[1] 半導体ウェーハ(1)の1面に素子(2)を形成し、

該半導体ウェーハ(1)2を、放熱板を構成する金属板(3)を介して、互いに貼着して該半導体ウェーハ(1)の組(4)を形成し、

該半導体ウェーハ(1)の組(4)の複数個を 接着して多層の半導体装置の組を内包するウェー ハ積層体(6)を形成し、

該ウェーハ後層体(6)を前記多層の半導体 装置の組毎にスライスして多層半導体装置チップ(7)を形成し、

該多層半導体装置チップ(7)の側面に、前記 多層半導体装置チップ(7)のそれぞれの層に含まれる素子(2)をもって構成される回路の間に 接続される中間接続回路(9)を形成する工程を 含むことを特徴とする多層半導体装置の製造方 祛.

[2] 前記ウェーハ積層体(6)を前記多層半導体整置の組毎にスライスして多層半導体装置チャブ(7)を形成した後、該多層半導体装置チャブ(7)の4の傾面(8)の少なくとも1での間に含まれる案子(2)をもって構成されるの間に接続される中間接続回路(9)面ではないの間に接続される中間接続回路(9)面ではないの間になりの場合(5)とを除去して可能をした。 (3) の端部(31)を残留の出路の のの場合になる中間を表面の出るではないのがある。 ないのではないのではないのではないのがある。 ないのではないではないではないのがある。 ないているのがある。 ないているのがある。

【3】 前記ウェーハ積層体(6) を前記多層半導体装置の組毎にスライスして多層半導体装置チップ(7) を形成した技、該多層半導体装置チップ(7) の4の傾面(8) の少なくとも1面に、前記多層半導体装置チップ(7) のそれぞれの層に含まれる菓子(2) をもって構成される回路の間に接続される中間接続回路(9) を形成

特開昭61-288455(2)

し、前記4の側面(8)の1 面を、あらかじめ用意しておいたヒートシンク(10)に固着する工程を含むことを特徴とする特許請求の範囲第1項または第2項記載の多層半導体装置の製造方法。

【4】前記残留突出した金属板(3)の間隔と同一の間隔の複数のスリット(11)を表面に有するヒートシンク(12)をあらかじめ用意しておき、前記残留突出した金属板(3)の蟾部(31)を前記ヒートシンク(12)のスリット(11)に挿入固着する工程を含むことを特徴とする特許請求の範囲第2項記載の多層半導体装置の製造方法。

3.免明の詳細な説明

(概要)

(従来の技術)

集積回路の集権度の向上は、従来、パターンを 細化することにより、二次元的集積度を向上 し、さらにプリント基板の実装技術を改善するこ とにより達成されて来たが、これらの手法には自 づと限界がある。

そこで、本出願の発明者は、集務回路チップ自体を抵膺する秩暦チップ型多層半導体装置の製造力法を開発して既に特許出願をなしている(特顧昭58-60843号)。

(産業上の利用分野)

本発明は、多層半導体装置の製造方法の改良に 関する。特に、多層半導体装置の放熱効果を向上 し電流容量を増大する改良に関する。

ンを主体とする接着部プロス等)を使用して接着 して、多層の集積回路の組を内包するウェーハ積 層体 6 を製造し、これをスライスして多層半導体 装置チップを形成し、その後、この多層半導体 置チップのそれぞれの層に含まれる回路の間に電 極配線 13をなすものである。

この構造の多層半導体装置は、その寸法特に高さを減少して集積度を向上するには顕著な効果を有する。

(発明が解決しようとする問題点)

しかし、単位体積当り発熱量が増加し過熱のお それがあり、特に、パワートランジスタ等の高発 熱体を含ませることが困難であるという欠点が ある。

本発明の目的は、この欠点を解消するものであり、上記せる故暦チップ型多暦半導体装置の製造方法において、放熱効果を向上する改良を提供することにある。

特開昭 61-288455(3)

(問題点を解決するための手段)

本発明は、第1図に示すように、遺暦チップ 型多層半導体装置の製造方法において、半導体 ウェーハ1の1面に素子2を形成し、この半導 体ウェーハ1の他面を研磨してこの半導体ウェー へ 1 の厚さを被少し、この厚さの減少した半導体 ウェーハ1を2個、放熟板を構成する金属板3を 銀ペースト等を使用して、互いに貼着してこの 半導体ウェーハ」の組4を形成し、この半導体 ウェーハ1の組4の複数個を接着して多層の半導 体装置の組を内包するウェーハ積層体6を形成 し、このウェーハ積層体6を前記の多層の半導体 装置の組録にスライスして多層半導体装置チッ プフを形成し、この多層半導体装置チップフの個 面に前記の多層半導体装置チップ?のそれぞれの 層に含まれる裏子2をもって構成される回路の間 に接続される中間接段回路9を形成する工程を含 むことを特徴とする。

そして、上記の中間接続回路 9 は 4 面には形成せず(3 面までは可)、少なくとも 1 面にお

(事 篇 例)

以下、図面を参照しつい、本発明の3の実施的に係る多層半導体装置の製造方法についてさらに設用する。

第 1 例

第2図参照

半部体ウェーハ1の上面に、素子2の組み合わせよりなる集積回路を形成する。このとき、後の工程で傾面に形成される回路との接続等子を4条積回路の境界すなわち後の工程においてスライスしたとき(100)面が出るの工程でスライスしたとき(100)面が出る。 なお品方位を選択しておくことが望ましい。第3個参照

半導体ウェーハ 1 の裏面を研磨して厚さを 5 ~70μm 程度に減少した後、これらの半導体ウェーハ 1 の裏面を相互に対向させ、これらの間に厚さが約0.05~1 mmのアルミニウム等の金属板 3 を入れて、例えば銀ベーストを使用して貼着して、半導体ウェーハの組 4 を形成する。この 2 工程にお

いて、半導体層 1 と絶録物層 5 を鉄去して金属板 3 の編部 31を突出させれば、放熱面積が増大する。

また、大きなヒートシンクを用意しておき、上 記の側面の1面をこれと固着すれば、さらに放為 効果は良好となる。

さらに、上記の金属板3の場部31が突出している多層半導体装置の端部31と嵌合しうるようなスリット11を有するヒートシンク12を用意しておき、これらを嵌合させれば、やはり放馬効果が良好となる。

(作用)

本発明は、上記せる積層チップ型多層半導体装置において、各チップ間に放無板を押入して放無面積を増大し、また、放無板の幅部を突出させて放無面積を増加し、さらに、積層チップ型多層半導体装置の側面にヒートシンクを取り付けてさらに放動効果を大きくしたものである。

いては、ピセン(C₂₂R₁₄)のような熱可短性接着 剤を使用して半導体ウェーハ1をラッピングマシンまたはプレスに支持する必要のあることは周知である。

第4図参照

第1図参照

特開昭 61-288455(4)

以上の工程をもって製造された多層集積回路には、大きな放熱板が設けられているので、無はチップ全面に容易に広がり、チップの一部領域のみが過熱することはなく、放無効果が良好である。

第2例

第5図参照

上記説明せる工程において、多層半導体装置チャプフを形成した後、その側面 8 の少なくとも 1 面には、上記と同様、各層の集積回路の間を有機的に結合する中間接続回路 9 を形成し、他の少なくとも 1 面からは、放熱板 3 のみを残して半

き、金属板3と半田が融着する。

以上の工程をもって製造された多層集積回路の 放熟板は大きなヒートシンクと固着されているの で、放熱効果が極めてよい。

第 4 例

第7四参照

以上の工程をもって製造された多層集積回路の 放熟板は、大きなヒートシンクに設けられたス リットの中に植え込まれているので、放熟効果が 複めてよい。 事体層 1 と絶線物層 5 とを除去して放熱版 3 を 般密 突出させる。この工程には、半導体チップを もって 機械的にカット することも 可能 であり、 また、放熱版 3 をモリブデン等をもって 製作すれば 過 塩素酸 とりン酸との混合液をもってシリコン 層 1 を 京 また、フッ酸溶粧をもって 二酸 化シリコン 層 5 を溶解することにより実行しうる。

以上の工程をもって製造された多層製機回路の放熱板は、その端子部31が空中に突出しており、 大きな接触面積をもって空気と接触しているので、放熱効果が良好である。

第3例

第6図参照

上記説明せる工程において、多層半導体装置チップフを形成した後、その側面8の少なくとも1面には、上記と同様、各層の集積回路の間を有機的に結合する中間接続回路9を形成し、他の1面を、あらかじめ用意しておいたヒートシンク10 に半田付け等の手法をもって固着する。このと、

第 5 例

第9図参照

例3、 4 で形成されたヒートシンクを有する次元チップは、第 9 図に示した毎(パッケージに対入される。ヒートシンクに立てられた 3 次元チップはパッシベーション機(ポリイミド系)で被覆された後ポンディングパッドを出してこれに出力ピンを接続する 3 次元パッケージを行なう。

(発明の効果)

以上説明せるとおり、木発明によれば、上記せる積層チップ型多層半導体装置において、各チップ間に放無板を挿入して放無面積を増大し、また、放無板の端部を突出させて放無面積を増加し、さらに、積層チップ型多層半導体装置の側面にヒートシンクを取り付けてさらに放無効果を大きくされているので、放熱効果の大きな積層チップ型多層半導体装置を提供することができる。

4. 図面の簡単な説明

第1図は、本発明に係る、多層半導体装置の製造

特開昭61-288455(5)

方。 法を実施して製造した多層集積回路の側面図で ある。

第2~4図は、本発明の一実施例に係る多層半導体装置の製造方法の主要工程完了後の側面図である。

第 5 図は、本発明の他の実施例に係る多層半導体装置の製造方法の工程説明図である。

第 6 図は、本発明のさらに他の実施例に係る多層 半導体装置の製造方法の工程説明図である。

第7回は、本発明の第4の実施例に係る多層半導体装置の製造方法の工程説明図である。


第8回は、従来技術に係る多層半導体装置の製造方法の工程説明図である。


第9(a)、(b) 図は、本是明の第5の実施例に係る多層半導体装置の製造方法の工程説明図である。

1 ・・・半導体ウェーハ、 2 ・・・素子、
3 ・・・金属板(放熱板)、 31・・・金属板(放熱板)の幅部、 4・・・半導体ウェーハの組、 5・・・絶疑物層、 6・・・ 4 mmの

半導体装置の組を内包するウェーハ積層体、 7・・・多層半導体装置チップ、 8・・・多層 半導体装置チップの側面、 9・・・中間接続回路、 10・・・ヒートシンク、 11・・・スリット、 12・・・ヒートシンク

> 代理人 弁理士 松岡安四郎 15四月





特開昭61-288455(6)

